cmos管工作原理
1、CMOS門電路
CMOS門電路通常是由MOS管構(gòu)成，鑒于MOS管的柵極和其他各極間有絕緣層相隔，在直流狀態(tài)下，柵極無電流，因此靜態(tài)時(shí)柵極不取電流，輸入電平與外接電阻無關(guān)。鑒于MOS管在電路中是一壓控元件，根據(jù)這一特性，輸入端信號易受外界干擾，因此在應(yīng)用CMOS門電路時(shí)輸入端需注意不能懸空。在應(yīng)用時(shí)應(yīng)選用以下方式：
1）、與門和與非門電路：鑒于與門電路的邏輯功能是輸入信號只要有低電平，輸出信號就為低電平，只能全部為高電平時(shí)，輸出端才為高電平。而與非門電路的邏輯功能是輸入信號只要有低電平，輸出信號就是高電平，只能當(dāng)輸入信號全部為高電平時(shí)，輸出信號才是低電平。因此某輸入端輸入電平為高電平時(shí)，對電路的邏輯功能并無影響，即其他應(yīng)用的輸入端與輸出端之間仍具有與或是與非邏輯功能。這樣對于CMOS與門、與非門電路的多余輸入端就應(yīng)選用高電平，即可通過限流電阻（500Ω）接電源。
2）、或門、或非門電路：或門電路的邏輯功能是輸入信號只要有高電平輸出信號就為高電平，只能輸入信號全部為低電平時(shí)，輸出信號才為低電平。而或非門電路的邏輯功能是輸入信號只要有高電平，輸出信號就是低電平，只能當(dāng)輸入信號全部是低電平時(shí)輸出信號才是高電平。這樣當(dāng)或門或是或非門電路某輸入端的輸入信號為低電平時(shí)并不影響門電路的邏輯功能。因此或門和或非門電路多余輸入端的解決方式應(yīng)是將多余輸入端接低電平，即通過限流電阻（500Ω）接地。
2、CMOS邏輯電平
高速CMOS電路的電源電壓VDD通常為+5V;Vss接地，是0V。
高電平視為邏輯“1”，電平值的范圍為：VDD的65%～VDD(或者VDD-1.5V～VDD)
低電平視作邏輯“0”，要求不超過VDD的35%或0～1.5V。
+1.5V～+3.5V應(yīng)看作不確定電平。在硬件設(shè)計(jì)中要避免出現(xiàn)不確定電平。
隨著技術(shù)的發(fā)展，單片機(jī)的電源呈下降趨勢。低電源電壓有助于降低功耗。VDD為3.3V的CMOS器件已大量使用。在便攜式應(yīng)用中，VDD為2.7V，甚至1.8V的單片機(jī)也已經(jīng)出現(xiàn)。將來電源電壓還會繼續(xù)下降，降到0.9V，但低于VDD的35%的電平視為邏輯“0”，高于VDD的65%的電平視為邏輯“1”的規(guī)律仍然是適用的。
3、非門
非門(反向器)是最簡單的門電路，由一對CMOS管組成。其工作原理如下：
cmos管工作原理
A端為高電平時(shí)，P型管截止，N型管導(dǎo)通，輸出端C的電平與Vss保持一致，輸出低電平;A端為低電平時(shí)，P型管導(dǎo)通，N型管截止，輸出端C的電平與VDD一致，輸出高電平。
4、與非門工作原理
cmos管工作原理
cmos管工作原理
①、A、B輸入均為低電平時(shí)，1、2管導(dǎo)通，3、4管截止，C端電壓與VDD一致，輸出高電平。
②、A輸入高電平，B輸入低電平時(shí)，1、3管導(dǎo)通，2、4管截止，C端電位與1管的漏極保持一致，輸出高電平。
③、A輸入低電平，B輸入高電平時(shí)，情況與②類似，亦輸出高電平。
④、A、B輸入均為高電平時(shí)，1、2管截止，3、4管導(dǎo)通，C端電壓與地一致，輸出低電平。
5、或非門工作原理
cmos管工作原理
cmos管工作原理
①、A、B輸入均為低電平時(shí)，1、2管導(dǎo)通，3、4管截止，C端電壓與VDD一致，輸出高電平。
②、A輸入高電平，B輸入低電平時(shí)，1、4管導(dǎo)通，2、3管截止，C端輸出低電平。
③、A輸入低電平，B輸入高電平時(shí)，情況與②類似，亦輸出低電平。
④、A、B輸入均為高電平時(shí)，1、2管截止，3、4管導(dǎo)通，C端電壓與地一致，輸出低電平。
注：
將上述“與非”門、“或非”門邏輯符號的輸出端的小圓圈去掉，就成了“與”門、“或”門的邏輯符號。而實(shí)現(xiàn)“與”、“或”功能的電路圖則必須在輸出端加上一個(gè)反向器，即加上一對CMOS管，因此，“與”門實(shí)際上比“與非”門復(fù)雜，延遲時(shí)間也長些，這一點(diǎn)在電路設(shè)計(jì)中要注意。
6、三態(tài)門的工作原理
cmos管工作原理
cmos管工作原理
當(dāng)控制端C為“1”時(shí)，N型管3導(dǎo)通，同時(shí)，C端電平通過反向器后成為低電平，使P型管4導(dǎo)通，輸入端A的電平狀況可以通過3、4管到達(dá)輸出端B。
當(dāng)控制端C為“0”時(shí)，3、4管都截止，輸入端A的電平狀況無法到達(dá)輸出端B，輸出端B呈現(xiàn)高電阻的狀態(tài)，稱為“高阻態(tài)”。
這個(gè)器件也稱作“帶控制端的傳輸門”。帶有一定驅(qū)動(dòng)能力的三態(tài)門也稱作“緩沖器”，邏輯符號是一樣的。
注：
從CMOS等效電路或者真值表、邏輯表達(dá)式上都可以看出，把“0”和“1”換個(gè)位置，“與非”門就變成了“或非”門。對于“1”有效的信號是“與非”關(guān)系，對于“0”有效的信號是“或非”關(guān)系。
上述圖中畫的邏輯器件符號均是正邏輯下的輸入、輸出關(guān)系，即對“1”(高電平)有效而言。而單片機(jī)中的多數(shù)控制信號是按照負(fù)有效(低電平有效)定義的。例如片選信號CS(Chip Select)，指該信號為“0”時(shí)具有字符標(biāo)明的意義，即該信號為“0”表示該芯片被選中。因此，“或非”門的邏輯符號也可以畫成下圖。
7、組合邏輯電路
“與非”門、“或非”門等邏輯電路的不同組合可以得到各種組合邏輯電路，如譯碼器、解碼器、多路開關(guān)等。
組合邏輯電路的實(shí)現(xiàn)可以使用現(xiàn)成的集成電路，也可以使用可編程邏輯器件，如PAL、GAL等實(shí)現(xiàn)。